OV7670 外部时钟版 技术参考手册

一、概述

OV7670 外部时钟版本是 OmniVision VGA CMOS 图像传感器的无晶振变体，需要外部 MCU 或有源晶振提供 XCLK 时钟信号（10~48MHz）。相较于内部时钟版，外部时钟版具有更灵活的时钟配置能力，支持精确帧率调节和多传感器同步，适用于工业检测、机器视觉、多摄像头阵列等需要精确时序控制的应用场景。

与内部时钟版对比

特性	内部时钟版	外部时钟版
时钟源	内置12MHz晶振	外部XCLK输入
时钟灵活性	固定12MHz	10~48MHz 可调
多传感器同步	不支持	支持（共用XCLK）
成本	略高	略低
设计复杂度	低	中（需时钟源）
精度	±50ppm	取决于外部时钟源

---

二、引脚定义

引脚编号	名称	类型	功能描述
1	VDD	PWR	3.3V 模拟供电
2	GND	PWR	模拟地
3	SCL	I	SCCB 时钟线
4	SDA	I/O	SCCB 数据线
5	VSYNC	O	帧同步信号
6	HREF	O	行同步信号
7	PCLK	O	像素时钟输出
8	XCLK	I	外部时钟输入（必接）
9-16	D7-D0	O	8位并行数据
17	RESET	I	复位，低有效
18	PWDN	I	掉电，高有效

---

三、电气特性

参数	最小值	典型值	最大值	单位
模拟供电(VDD)	2.7	3.3	3.6	V
内核电压	1.7	1.8	1.9	V
工作电流（15fps）	-	20	25	mA
待机电流	-	10	20	μA
XCLK 输入频率	10	24	48	MHz
XCLK 输入高电平	2.0	-	3.6	V
XCLK 输入低电平	0	-	0.8	V
PCLK 输出频率	-	XCLK×2	XCLK×4	MHz
工作温度	-30	-	+70	℃

XCLK 与帧率关系（VGA模式）

XCLK (MHz)	PCLK (MHz)	帧率 (fps)	适用场景
10	20	~7.5	低速采集
12	24	~15	标准模式
24	48	~30	实时视频
48	96	~60	高速采集

---

四、典型应用电路

4.1 外部时钟方案一：MCU PWM 输出

MCU PWM/CLK_OUT ──────── XCLK (OV7670 Pin8)
                       
MCU 配置: 推挽输出, 24MHz
注意: 走线长度 < 30mm，串联 22Ω 终端电阻减少反射

4.2 外部时钟方案二：有源晶振

           ┌──────────┐
           │ 24MHz OSC│
           │  VCC  OUT│─── 22Ω ─── XCLK (OV7670)
           │  GND  NC │
           └──────────┘
                │
3.3V ── 0.1μF ──┴── GND

4.3 多OV7670同步方案（共用XCLK）

MCU 24MHz CLK ──┬── 22Ω ── XCLK (OV7670 #1)
                ├── 22Ω ── XCLK (OV7670 #2)
                └── 22Ω ── XCLK (OV7670 #3)

每个传感器独立 SCCB 总线，实现帧同步采集
注意: 需加入时钟缓冲器(如 74LVC125)驱动多个负载

---

五、SCCB 寄存器配置要点（外部时钟版特有）

5.1 时钟配置

// 外部时钟版必须根据实际XCLK频率配置PLL
// 以 XCLK=24MHz 为例：

OV7670_WriteReg(0x11, 0x00);  // 使用外部时钟，不分频
OV7670_WriteReg(0x6B, 0x00);  // 不使用内部LDO（外部时钟模式）

// PLL 配置（关键！）
// CLKRC[寄存器0x11] = (PCLK / XCLK) - 1
// 目标 PCLK=48MHz, XCLK=24MHz → CLKRC = 0x01
OV7670_WriteReg(0x11, 0x01);  // PCLK = XCLK × 2

5.2 不同XCLK频率的寄存器配置

XCLK	寄存器0x11值	PCLK	帧率(VGA)
12MHz	0x01	24MHz	15fps
24MHz	0x01	48MHz	30fps
24MHz	0x03	24MHz	15fps
48MHz	0x03	48MHz	30fps

---

六、使用注意事项

1. XCLK 必须连接：外部时钟版不含内部晶振，XCLK 悬空将导致无图像输出
2. 时钟质量：XCLK 占空比应在 45%~55%，抖动 < 100ps RMS
3. 上电时序：先给 VDD 上电 → 延迟 1ms → 提供 XCLK → 延迟 10ms → 释放 RESET → 延迟 100ms → 配置寄存器
4. 时钟停止影响：配置寄存器期间可停止 XCLK（需先拉高 PWDN）
5. EMI 考虑：XCLK 走线远离模拟信号，可用地线包裹
6. 多传感器同步：共用 XCLK 时，每个传感器需独立配置，不可共用 SCCB
7. SCCB 地址不可变：所有 OV7670 地址相同(0x42/0x43)，多传感器需用 I2C 开关或独立 I2C 总线