OV2640 外部时钟版本技术手册

知识库
知识库文档
/firmware/传感器/OV2640 外部时钟版本/OV2640 外部时钟版本技术手册.md

文档

OV2640 外部时钟版本技术手册

一、概述

OV2640 外部时钟版本是 OmniVision 200万像素 CMOS 传感器的变体。与内部时钟版本不同,内部 PLL 被旁路,XVCLK 引脚输入的时钟信号直接作为系统主时钟(SCLK),像素时钟 PCLK 也直接由 XVCLK 分频得到。此版本适合 FPGA 或具备精准时钟输出能力的主控使用,具有配置简单、上电快、帧率精准的特点。

与内部时钟版本对比

特性 内部时钟版本 外部时钟版本
PLL 使能,需配置 旁路/禁用
XVCLK作用 参考时钟 直接系统时钟
上电延迟 PLL锁定~5ms ~1ms
寄存器配置量 多(含PLL)
XVCLK频率范围 12-48MHz 6-96MHz
适用场景 MCU/ESP32 FPGA/精准时钟源

二、引脚定义

与内部时钟版本引脚完全一致,关键区别在于 XVCLK (引脚6) 的电气要求更高。

引脚 名称 描述
6 XVCLK 外部系统时钟输入(直驱,无PLL)
7 PCLK 像素时钟 = XVCLK / PCLK分频
18 SCL SCCB时钟
19 SDA SCCB数据

三、电气特性(外部时钟版本特有)

XVCLK 时钟要求

参数 最小值 典型值 最大值 单位
频率 6 24~72 96 MHz
占空比 45 50 55 %
上升时间 - - 3 ns
下降时间 - - 3 ns
抖动 (RMS) - - 150 ps
VIH 0.7×VDDIO - - V
VIL - - 0.3×VDDIO V

推荐工作条件

参数
AVDD 2.8V
VDDIO 1.8V/3.3V
XVCLK (JPEG UXGA) ≥48MHz
XVCLK (JPEG SVGA) ≥24MHz
XVCLK (JPEG QVGA) ≥12MHz

四、外部时钟架构

FPGA / 有源晶振
        │
        │ 精准时钟 (6-96MHz)
        │ 占空比 45-55%, 低抖动
        ▼
   ┌─────────┐
   │ OV2640  │
   │ 外部    │── SCLK = XVCLK (直通)
   │ 时钟    │── PCLK = XVCLK / PCLK_divider
   │ 版本    │── JPEG_CLK = XVCLK
   └─────────┘

   关键寄存器:
   0x11 bit[0] = 0   →  禁用内部PLL
   0x2D bit[6] = 0   →  PLL旁路

五、典型应用电路

FPGA + OV2640 外部时钟版本

FPGA (Xilinx Artix-7)
    │
    ├─ MMCM输出 ──→ OV2640 XVCLK (48MHz, 低抖动)
    │               (经33Ω源端匹配电阻)
    ├─ I2C ───────→ OV2640 SCL/SDA
    └─ 并行接口 ◀─ OV2640 D[7:0], PCLK, HREF, VSYNC

时钟端接建议

FPGA_CLK_OUT ──[33Ω]──┬── OV2640_XVCLK
                       │
                     100nF
                       │
                      GND

六、上电时序

1. AVDD/VDDIO 上电
2. ⚠ XVCLK 必须在 PWDN 释放前稳定提供
3. PWDN=0, RESET=0
4. 等待电源稳定 ≥1ms
5. PWDN=1(释放)
6. 等待 ≥1ms(外部版本无需PLL锁定)
7. RESET=1(释放)
8. 等待 ≥20ms
9. SCCB初始化

与内部版本对比:步骤6等待时间从5ms缩短到1ms。


七、寄存器配置要点

// 外部时钟版本关键寄存器
OV2640_WriteReg(0x11, 0x00);  // 时钟控制: PLL禁用
OV2640_WriteReg(0x2D, 0x03);  // 时钟分频: PLL旁路, 直接分频XVCLK

八、注意事项

  1. 时钟质量决定图像质量:外部时钟版本无PLL滤波,XVCLK抖动直接转化为图像噪声。
  2. 频率选择需精确:必须根据目标帧率反算 XVCLK,不可随意。
  3. 与内部版本不可互换:PCB设计和初始化序列不同。
  4. 上电顺序严格要求:XVCLK 必须先于 PWDN 释放前稳定。
  5. 建议使用FPGA MMCM/PLL 产生 XVCLK,而非MCU GPIO 模拟。
  6. OV2640 SCCB 地址为 0x60,不是 OV5640 的 0x78。
  7. 页寻址机制:OV2640 使用寄存器 0xFF 切换寄存器页,外部版本同样适用。

信息

路径
/firmware/传感器/OV2640 外部时钟版本/OV2640 外部时钟版本技术手册.md
更新时间
2026/5/26