文档
KiCad 电路设计实践指南
本章目标
从零开始完成一块可投产的 PCB 设计，涵盖原理图设计规范、PCB 布局布线原则、DRC 与 DFM 检查。
1. 原理图设计规范
好的原理图 vs 坏的原理图
| 好的原理图 | 坏的原理图 |
|---|---|
| 信号从左到右流动 | 方向混乱 |
| 电源正上、地正下 | 电源/地到处乱飞 |
| 每页一个功能模块 | 所有东西挤一页 |
| 网络标签清晰命名 | Net-(R1-Pad1) |
| 去耦电容靠近芯片 | 电容远离芯片 |
命名规范
电源: VCC_5V, VCC_3V3, VDD_CORE
地: GND, AGND, PGND (模拟地/功率地区分)
总线: I2C_SDA, SPI_MOSI, UART_TX
差分: USB_DN, USB_DP
去耦电容放置原则
- 每个 VDD 引脚旁放 100nF（高频去耦）
- 每组电源加 10µF 钽/陶瓷（低频储能）
- 电容物理位置：越近越好（<5mm）
2. PCB 布局原则
分区布局
┌──────────────────────────────┐
│ 电源区（输入→LDO→输出） │
├──────────────────────────────┤
│ 数字区 │ 模拟区 │
│ (MCU/逻辑) │ (ADC/运放) │
│ │ │
├──────────────────────────────┤
│ 连接器/接口区 │
└──────────────────────────────┘
关键规则
- 晶体振荡器：距 MCU < 10mm，下方不走线
- 去耦电容：距 VDD 引脚 < 5mm，走线先经过电容再到引脚
- 模拟/数字分区：单点接地（0Ω 电阻或磁珠桥接）
- 高速信号：远离板边，避免直角走线
3. 走线与层叠
2 层板典型层叠
顶层 (F.Cu): 信号走线 + 少量地填充
底层 (B.Cu): 完整地平面 + 少量短线
线宽与电流
| 铜厚 1oz (35µm) | 线宽 | 最大电流 (温升 10°C) |
|---|---|---|
| 信号线 | 0.25mm | ~1A |
| 电源线 | 0.5mm | ~2A |
| 大电流 | 1.0mm | ~3.5A |
| 功率路径 | 2.0mm | ~6A |
以上为近似值，精确计算请使用 KiCad 自带计算器。
4. DRC 与 DFM 检查
DRC（设计规则检查）
检查项：
☑ 间距：线-线 ≥ 0.2mm, 线-焊盘 ≥ 0.2mm
☑ 环宽：过孔环宽 ≥ 0.15mm
☑ 丝印：不开窗、不重叠
☑ 未连线：所有 ratsnest 已布线
DFM（可制造性设计）
常见 DFM 问题：
✗ 焊盘太小 → 手工焊接困难
✗ 元件太密 → 无法机器贴装
✗ 板边无工艺边 → 无法 SMT 传送
✗ 无 Mark 点 → 贴片机无法定位
5. 检查清单（送厂前）
□ 所有网络已布线（无飞线）
□ DRC 无错误
□ 丝印清晰、方向一致
□ 已加版本号和日期
□ Edge.Cuts 闭合
□ 3D 预览确认元件不干涉
□ Gerber 各层已用 gerbv 检查
思考题
- 为什么高速信号要避免 90° 直角转弯？
- 模拟地和数字地分开后如何连接？
- 四层板相比二层板有什么优势？什么场景必须用四层？